Периферийное сканирование JTAG IEEE 1149.1: после 20 лет успешного применения до сих пор не теряет свою популярность.

Стандарт IEEE 1149.1 выдержал проверку временем. Он применен как встроенное средство тестирования на тысячах видов микросхем и обеспечивает тестирование, диагностику и программирование бесчисленного количества электронных изделий (плат) во всем мире, постоянно расширяя свою область применения. Начиная с 1990-го года как механизм тестирования цифровых схем для преодоления проблем тестового доступа к цепям и выводам сложных устройств, 1149.1 был дважды подвергнут улучшению и достиг совершенства. Данная спецификация определяет порт тестового доступа (TAP, Test Access Port), последовательную машину состояний, называемую TAP-контроллером, регистр команд и, кроме того, набор регистров данных. Данная тестовая логика требуется для осуществления тестирования.

Со спецификацией периферийного сканирования JTAG связан также язык описания тестовой логики внутри ИМС (Boundary Scan Description Language, BSDL). Это описание оформляется в виде BSDL-файла, который производитель микросхемы обычно выкладывает в свободный доступ на своем сайте. Программа тестирования синтаксиса BSDL-файлов входит в состав ПО JTAG Technologies. А средство BSDL Verifier позволяет кроме этого проверить соответствие BSDL-файла реальному кристаллу микросхемы. BSDL Verifier позволяет также сгенерировать BSDL-файл подключив микросхему.

Для получения большее подробной информации вы можете скачать брошюру по BSDL Verifier.

Свяжитесь с нами.

Учебные примеры:

Нажмите на картинку, для того чтобы увидеть аудиовизуальное представление реализации архитектуры периферийного сканирования внутри ИМС.

Нажмите на картинку, для того чтобы увидеть аудиовизуальное представление реализации тестирования платы при помощи периферийного сканирования.